Laporan Akhir Pratikum 2



1. Jurnal [Kembali]



2. Alat dan Bahan[Kembali]

1.Jumper



2 . Panel DL 2203C.





3. Rangkaian Simulasi[Kembali]




Gambar : Simulasi Rangkaian Percobaan 2

4. Prinsip Kerja Rangkaian[Kembali]

• Pada rangkaian percobaan di atas terdapat T flip flop, dimana T flip flop ini dibuat menggunakan J-K flip flop dan input dari kaki J dan K dihubungkan menjadi 1. Pada rangkaian, input R-S akan aktif jika berlogika 0 atau active low. 
• untuk kondisi 1, Input S dihubungkan ke B1= 1, sedangkan input R dihubungkam ke B0 berlogika 0. Input J-K dihubungkan menjadi satu ke VCC sehingga berlogika 1 dan T diabaikan, dihasilkan lah kondisi Q = 0 dan Q' = 1, hal ini berarti output dalam kondisi Reset.
• untuk kondisi 2 , Input S dihubungkan ke B1= 0, sedangkan input R dihubungkam ke B0 berlogika 1. Input J-K masih dihubungkan menjadi satu ke VCC sehingga berlogika 1 dan T juga masih diabaikan, dihasilkan lah kondisi Q = 1 dan Q' = 0, hal ini berarti output dihasilkan dari R - S Flip Flop yang aktif ketika ada logika 0, dan ouputnya dalam kondisi Set.
• Pada kondisi 3, T dihubungkan ke clock, sedangkan untuk B0 berlogika 1 dan B1 berlogika 1, sehingga untuk inputan R - S dalam kondisi terlarang, dan ini kita akan tinjau untuk kondisi inputan J dan K, untuk J-K Flip Flop berapa pun inputannya akan menghasilkan output jika terdapat Clock. Pada kondisi ini J - K Flip Flop berlogika 1 karna dihubungkan ke sumber, sehingga output yang dihasilkan Toogle.

5. Video Rangkaian[Kembali]





Video Simulasi Rangkaian Percobaan 2



6. Analisa[Kembali]

Berdasarkan data percobaan T Flip-Flop terdapat 4 kondisi dengan input B0 yang dihubungkan ke R, B1 ke S, B2 = T, dan adanya J - K yang dihubungkan ke sumber, dan nanti B2 dihubungkan ke clock. Pada T Flip-Flop terdapat inputan J - K, karena T Flip Flop ini merupakan rangkaian sederhana dari J - K Flip-Flop.

  • Dilihat dari kondisi 1, dimana inputan kaki T(B2) diabaikan, Input B1 = 1, B0 = 0, sehingga output yang dihasilkan Q = 0. Q' = 1. Hal ini dikarenakan untuk outputnya dilihat terlebih dahulu dari inputan B1 dan B0 yang merupakan R-S Flipflop, dimana B0 = 0, sehingga aktif low didapatlah output dalam keadaan Reset. Berarti pada kondisi 1, untuk menentukan outputnya menggunakan rangkaian dalam R - S Flip-Flop, karena input lainnya diabaikan.

  • Pada kondisi 2, B1= 0, B0 = 1, untuk T(B2) masih diabaikan logika. Pada kondisi ini kita juga terlebih dahulu melihat inputan dari R dan S, dapat dilihat pada kaki Set berlogika 0, sehingga aktif low dan output dihasilkan dari prinsip R-S Flip Flop, J-K Flip Flop diabaikan. Output yang didapat, yaitu dengan Q = 1, Q' = 0 
  • Pada kondisi 3, dengan B1 dan B0 berlogika 0 dan T(B2) diabaikan, maka output yang dihasilkan Q=1 dan Q'=1. Hal ini dikarenakan terciptanya output yang kontradiksi.
  • Pada kondisi 4, T dihubungkan dengan clock, dengan B0 dan B1 berlogika 1. Sehingga pada R-S terjadi kondisi terlarang, lalu kita melihat dari inputan J-K yang terdapat adanya Clock. Maka ini Sesuai dengan prinsip J-K ketika berlogika 1 dan adanya Clock terjadi kondisi Toogle.Untuk Rangkaian T-Flip Flopnya.









7. Link Download[Kembali]

Download Rangkaian                      (klik disini)
Download Video Rangkaian            (klik disini)
Download Data Sheet 74LS112      (klik disini)

at Tidak ada komentar:

Laporan Akhir Pratikum 1



1. Jurnal [Kembali]



2. Alat dan Bahan[Kembali]

1.Jumper



2 . Panel DL 2203C.





3. Rangkaian Simulasi[Kembali]




Gambar : Simulasi Rangkaian Percobaan 1

4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan ini kita menggunakan rangkaian J-K Flip Flop dan D Flip Flop dengan 7 kondisi dan inputan B0 yang dihubungkan ke R, B1 dihubungkan ke S, B2 dihubungkan ke J, B3 dihubungkan ke Clock pada J - K Flip Flop , B4 dihubungkan ke K, B5 dihubungkan ke D dan B6 dihubungkan ke Clock pada D Flip Flop. Seperti yang kita ketahui Flip Flop adalah rangkaian elektronika yang memiliki 2 kondisi stabil. 

Pada setiap jenis Flip Flop menggunakan inputan R dan S, hal ini karna R - S Flip Flop, merupakan Rangakain dasar Flip Flop.
Jadi, Pada rangkaian kita terlebih dahulu melihat inputan R dan S, jika salah satu inputan ada berlogika 0, maka R - S Flip Flop akan aktif (aktif low) dan output yang dihasilkan adalah dari R - S Flip Flop tersebut. 

Pada rangkaian J-K Flip Flop hal yang pertama kali diliat itu adalah clocknya apakah clocknya aktif low atau aktif high apabila aktif low maka syarat untuk aktifnya rangkaian tersebut harusnya bernilai 0. Misalnya Pada J - K Flip Flop, terdapat Kondisi pada inputan R(B0) berlogika 0, dan S(B1) berlogika 1, maka pada kaki R akan terjadi Aktif Low, sehingga menghasilkan inputan Q=1, Q'=0, dan inputan J - K diabaikan.
Ketika R dan S keduanya berlogika 0, maka untuk output akan tetap. Tetapi, ketika R dan S sama sama berlogika 1, ini akan mengakibatkan kondisi terlarang, dan untuk outputnya kita lihat pada inputan J - K Flip Flop. 

J - K Flip Flop ini adalah Flip Flop yang tidak memiliki kondisi terlarang, jadi berapapun inputnya, asalkan terdapat Clock akan menghasilkan Output. Tetapi ketika inputan J dan K sama sama berlogika 1, maka akan terjadi kondisi Toogle.

Selanjutnya pada D Flip Flop, nah dalam D Flip Flop ini merupakan Rangakain sederhana dari R - S Flip Flop, tetapi inputan R nya di Not kan.
Pada D Flip Flop ketika terjadi don't Care maka untuk output nya bisa dilihat pada R - S Flip Flop.

Jika inputan D berlogika 0, maka untuk outputnya akan tetap. Pada D Flip Flop ini clocknya aktif high yang dimana syarat dari aktif high ini tersendiri inputnya harus bernilai 1 baru lah rangkaiannya dapat aktif dan akan menghasilkan nilai Q= 1, Q' = 0. 

5. Video Rangkaian[Kembali]



Video Simulasi Rangkaian Percobaan 1



6. Analisa[Kembali]

Berdasarkan data percobaan yang telah diperoleh terdapat 2 pembagian output, yaitu dari J-K Flip Flop dan D Flip Flop. Untuk rangkaian dalam dari keduanya, yaitu:
- Rangkaian J-K Flip Flop
- Rangkaian D Flip Flop

Pada kondisi 1 - 7 terdapat beberapa inputan pada rangkaian Flip Flop, yaitu:
B6 = Clock pada D Flip Flop
B5 = input D pada D Flip Flop
B4 = input K pada J - K Flip Flop
B3 = Clock pada J - K Flip Flop
B2 = input J pada J - K Flip Flop
B1 = Input S (aktif low)
B0 = input R (aktif low)

  • Lalu kita masuk ke kondisi 1, dapat dilihat pada kondisi 1 inputan yang digunakan dari B1 yang berlogika 1, dan B0 berpogika 0. Dikarenakan B1 adalah input kaki S dan B0 pada kaki R, sehingga hal ini kita tinjau sesuai R - S Flip Flop terlebih dahulu. Dimana R - S Flip Flop ini aktif low (aktif ketika berlogika 0). Dapat dilihat pada kaki R berlogika 0, maka kaki R(B0) akan aktif, sehingga didapatkan output pada Q = 0, Q' = 1 atau dikenal dengan kondisi reset

  • Pada kondisi 2 merupakan kebalikan dari kondisi 1, dimana kali ini input S(B1)yang berlogika 0 dan R(B0) berlogika 1. Sehingga tercipta kondisi set dimana Q akan berlogik 1, dan Q' berlogika 0. Kondisi 1 dan kondisi 2 ini mengabaikan inputan lainnya. Dan pada kondisi ini yang terjadi pada D Flip Flop menghasilkan output yang sama dengan J - K Flip Flop. Dimana D Flip Flop ini rangkaian sederhana dari R - S Flip Flop.

  • Pada kondisi 5, J(B2) = 0, D(B5) = Clock, K(B₄) = 1, B3 = Clock, B6 = 1. Dengan inputan tersebut dihasilkan output yang berlawanan dengan kondisi 4, dimana outputnya Q = 0. Q' = 1. Pada D Flip-Flop karena clocknya tidak aktif (perlunya trigger untuk menghasilkan output yang stabil). 

  • Pada kondisi 6, dengan inputan B6 = 0, B5 = X, B4 = 0, B3 = CLK, B2 = 1, B1 = 1, B0 = 1. Memiliki output yang berlawanan dari kondisi 4 baik pada J - K Flip-Flop ataupun D Flip Flop. Hal ini dikarenakan pada kaki J berlogika 1 dengan kondisi R-S tidak aktif. Pada D Flip Flop logika kaki D yang berarti tidak aktif dan clock aktif, Sehingga akan aktif ketika rise time.


  • Pada Kondisi 7, seluruh input dari B1, B0, B2, B4 berlogika 1, B3 dihubungban be clock sedangkan B5 dan B6 dalam kondisi don't care. Sehingga pada J- K Flip-Flop terjadi kondisi Toogle.









7. Link Download[Kembali]

Download Rangkaian                      (klik disini)
Download Video Rangkaian            (klik disini)
Download Data Sheet 7474             (klik disini)
Download Data Sheet 74LS112      (klik disini)


at Tidak ada komentar:

TP 2 PERCOBAAN 2 KONDISI 11



1. Kondisi [Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=don’t care

2. Gambar Rangkaian Simulasi[Kembali]


Gambar : Simulasi Rangkaian T Flip Flop

3. Video Simulasi[Kembali]


Video : Simulasi Rangkaian T Flip Flop

4. Prinsip Kerja Rangkaian[Kembali]

Prinsip kerja dari T flip-flop, jika kita abaikan input utama (T) dan sinyal clock, dapat dijelaskan sepenuhnya melalui interaksi antara input set dan reset. Dalam konfigurasi ini, T flip-flop berfungsi sebagai sebuah latch dasar yang dapat menyimpan satu bit informasi.

Saat input set diaktifkan (misalnya, diberi logika tinggi), output utama Q akan secara paksa berubah menjadi '1', sementara output komplementernya, Q', akan menjadi '0'. Sebaliknya, jika input reset yang diaktifkan, output Q akan menjadi '0', dan Q' akan menjadi '1'. Kondisi ini akan tetap stabil dan tidak berubah sampai ada perubahan pada salah satu input set atau reset. Saat kedua input set dan reset tidak diaktifkan, flip-flop akan tetap dalam kondisi memori, mempertahankan nilai terakhirnya. Penting untuk diperhatikan, jika kedua input set dan reset diaktifkan secara bersamaan, ini menciptakan kondisi yang tidak valid dan tidak stabil, yang sering disebut sebagai kondisi terlarang.

5. Link Download[Kembali]

Download Rangkaian                      (klik disini)
Download Video Rangkaian            (klik disini)
Download Data Sheet 74LS112      (klik disini)





at Tidak ada komentar:

TP 1 PERCOBAAN 1 KONDISI 8



1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=0, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care led diganti logicprobe

2. Gambar Rangkaian Simulasi[Kembali]


Gambar : Simulasi Rangkaian D Flip Flop dan JK Flip Flop


3. Video Simulasi[Kembali]



Video : Simulasi Rangkaian D Flip Flop dan JK Flip Flop


4. Prinsip Kerja Rangkaian[Kembali]

Prinsip kerja D flip-flop dapat dipahami dengan fokus pada bagaimana set dan reset berfungsi tanpa mempertimbangkan input data (D) atau sinyal clock. Secara esensial, flip-flop ini bertindak sebagai memori satu-bit, yang kondisinya ditentukan oleh status set dan reset.

Saat input set aktif (biasanya berlogika tinggi), output Q akan secara paksa berubah menjadi 1, dan output Q' (Q-not) akan menjadi 0, mengabaikan input lainnya. Sebaliknya, saat input reset aktif, output Q akan secara paksa menjadi 0, dan Q' menjadi 1. Kondisi ini tetap stabil selama sinyal set atau reset yang aktif tersebut dipertahankan. Ketika kedua input set dan reset tidak aktif, flip-flop akan mempertahankan kondisi terakhirnya (mode memori), sehingga nilainya tidak berubah. Penting untuk dicatat, jika kedua input set dan reset aktif secara bersamaan, kondisi ini dianggap tidak valid atau terlarang karena menghasilkan output yang tidak dapat diprediksi atau tidak stabil.


5. Link Download[Kembali]


Download Rangkaian                      (klik disini)
Download Video Rangkaian            (klik disini)
Download Data Sheet 7474             (klik disini)
Download Data Sheet 74LS112      (klik disini)






at Tidak ada komentar:

M2

PRATIKUM SISTEM DIGITAL




MODUL 2

FLIP  FLOP


 1. Tujuan[Kembali]  

1. Merangkai dan menguji berbagai macam flip-flop.

2. Alat dan Bahan[Kembali]      

1. DL2203C Module D’Lorenzo   


2.DL2203S Module D’Lorenzo


3. Jumper



4 . Panel DL 2203C.


5. Panel DL 2203S


                                                               

3. Dasar Teori[Kembali]

A. Flip Flop

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi.Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).

1. R-S Flip Flop

R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S.


Rangkaian Dalam S-R Flip Flop


IC S-R Flip Flop


Truth Table S-R Flip Flop


2.J K Flip Flop

J-K Flip-flop merupakan flipflop yang tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.








3. D Flip Flop

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S . Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.



Gambar Rangkaian Dalam D Flip Flop


4. T Flip Flop

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu. Jika input T nya aktif dan dipengaruhi oleh clock maka outputnya akan berubah dan jika T tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah






Gambar Rangkaian Dalam T Flip Flop


4. Percobaan [Kembali]

Perobaan 1JK Flip Flop dan D Flip Flop

1. Buatlah rangkaian seperti gambar berikut :



2.Buatlah kondisi switch-switch seperti pada jurnal yang telah disediakan

3. Catat kondisi logika LED H0 & H1 nya.




2. Percobaan T Flip Flop dan aplikasinya

1.Buatlah rangkaian seperti gambar di bawah hibungkan output Q dan Q dengan LED H7 dan H6


2.  Buatlah kondisi Switch B0 s/d B4 seperti pada jurnal yang telah disediakan dan catat kondisi logika LED H0 & H1 nya.

 






at Tidak ada komentar:
Langganan: Postingan (Atom)

Laporan Akhir Projek

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Rangkaian Simulasi dan Prinsip Kerja 2. Flowchart dan Listing Program 3. Video Demo ...

  • (tanpa judul)
    PRATIKUM UC&UP [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Per...
  • M1
    PRATIKUM SISTEM DIGITAL [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Per...
  • (tanpa judul)
    PRATIKUM UC&UP [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Per...