Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=0, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care led diganti logicprobe
2. Gambar Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Prinsip kerja D flip-flop dapat dipahami dengan fokus pada bagaimana set dan reset berfungsi tanpa mempertimbangkan input data (D) atau sinyal clock. Secara esensial, flip-flop ini bertindak sebagai memori satu-bit, yang kondisinya ditentukan oleh status set dan reset.
Saat input set aktif (biasanya berlogika tinggi), output Q akan secara paksa berubah menjadi 1, dan output Q' (Q-not) akan menjadi 0, mengabaikan input lainnya. Sebaliknya, saat input reset aktif, output Q akan secara paksa menjadi 0, dan Q' menjadi 1. Kondisi ini tetap stabil selama sinyal set atau reset yang aktif tersebut dipertahankan. Ketika kedua input set dan reset tidak aktif, flip-flop akan mempertahankan kondisi terakhirnya (mode memori), sehingga nilainya tidak berubah. Penting untuk dicatat, jika kedua input set dan reset aktif secara bersamaan, kondisi ini dianggap tidak valid atau terlarang karena menghasilkan output yang tidak dapat diprediksi atau tidak stabil.
Tidak ada komentar:
Posting Komentar