Kezzy Ari Fadilah: 7.9 Summary Table

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

(a). Prosedur

(b). Rangkaian Simulasi dan prinsip kerja

(c). Vidio Simulasi

6. Download file

1. Pendahuluan (kembali)

Konfigurasi bias FET mengacu pada cara tegangan bias diterapkan pada terminal gate, sumber, dan drain dari Field-Effect Transistor (FET). Tujuannya adalah untuk mengatur operasi FET agar sesuai dengan kebutuhan aplikasi tertentu. FET juga memiliki dua jenis utama yaitu Junction FET (JFET) dan Metal-Oxide-Semiconductor FET (MOSFET).

MOSFET adalah jenis transistor yang paling umum saat ini. Kegunaan utamanya adalah untuk mengontrol konduktivitas, atau seberapa banyak listrik dapat mengalir, antara terminal sumber dan terminal pembuangan berdasarkan jumlah tegangan yang diterapkan ke terminal gerbangnya.

Transistor efek medan sambungan (TEMS, JFET atau JUGFET) adalah tipe paling sederhana dari transistor efek medan. Ini dapat digunakan sebagai sebuah Sakelar terkendali elektronik atau resoistansi terkendali tegangan..MOSFET (Metal–Oxide–Semiconductor FET, FET Semikonduktor–Oksida–Logam) menggunakan isolator (biasanya SiO₂) di antara gerbang dan badan. JFET (Junction FET,FET Pertemuan) menggunakan sambungan p-n yang dipanjar terbalik untuk memisahkan gerbang dari badan.

Secara umum transistor dapat digunakan untuk penguat arus dan pengontrol arus .MOSFET menggunakan bahan berupa MO = Metal Oxide (oksida Logam) yang kemudian di atur sedemikian sehingga arus yang mengalir dari source (Emiter) ke drainnya ( Collector) menggunakan tegangan (medan listrik ) (Pada Gate atat Base)

2. Tujuan (kembali)

a. Mengetahui dan memahami apa itu konfigurasi bias FET

b. Mengetahui dan memahami tipe-tipe rangkaian konfigurasi bias FET

c. Mengetahui dan memahami cara kerja serta melakukan simulasi dari rangkaian konfigurasi bias FET

3. Alat dan bahan (kembali)

A. Alat

1. Voltmeter

Tampilan Voltmeter asli

Tampilan Voltemeter pada aplikasi Proteus

DC Voltmeter merupakan alat yang digunakan untuk mengukur besar tengangan pada suatu komponen. Cara pemakaiannya adalah dengan memparalelkan kaki- kaki Voltmeter dengan komponen yang akan diuji tegangannya.

Berikut adalah Spesifikasi dan keterangan Probe DC Volemeter

2. Amperemeter

Tampilan Ampermeter asli

Tampilan Ampermeter pada aplikasi Proteus

Amperemeter adalah alat ukur listrik yang digunakan untuk mengetahui seberapa besar kuat arus listrik pada yang mengalir pada suatu rangkaian.

Spesifikasi

Jangkauan pengukuran(Range) : 120 Amper meter

Keakuratan : 1%

Skala : linier

Sensitifitas : 1 ohm/m

Tipe jarum : elektromagnet

B. Bahan/komponen

1. Resistor

Tampilan Resistor asli

Tampilan Resistor pada aplikasi Proteus

Resistor atau hambatan adalah salah satu komponen elektronika yang memiliki nilai hambatan tertentu, dimana hambatan ini akan menghambat arus listrik yang mengalir melaluinya.

Tabel warna Resistor

Spesifikasi

2. Ground

Tampilan Ground asli

Tampilan Ground pada aplikasi Proteus

Ground pada peralatan kelistrikan dan elektronika adalah memberikan perlindungan ke seluruh sistem serta menetralisir cacat yang disebabkan daya yang kurang baik atau kualitas komponen yang tidak standar.

Spesifikasi

3. Transistor

Tampilan Transistor asli

Tampilan Transistor dalam aplikasi Proteus

Transistor merupakan alat semikonduktor yang dapat dipakai sebagai penguat, sebagai sirkuit pemutus dan penyambung arus, stabilisasi tegangan, dan modulasi sinyal.

Spesifikasi

4. Baterai (Battery)

Tampilan Baterai asli

Tampilan baterai pada aplikasi Proteus

Baterai adalah alat elektro kimia yang berfungsi untuk menyimpan tenaga listrik dalam bentuk tenaga kimia atau bisa juga untuk menyediakan dan menyuplai energi listrik. Tenaga listrik yang tersimpan akan dialirkan lagi untuk memberikan arus listrik seperti pada lampu posisi, lampu indikator, lampu rem belakang dan klakson. Kontruksi baterai terdiri dari kotak baterai yang didalamnya terdapat elektrolit asam sulfat, elektrode positif, dan elektrode negatif.

Spesifikasi:

Input voltage: ac 100~240v / dc 10~30v
Output voltage: dc 1~35v
Max. Input current: dc 14a
Charging current: 0.1~10a
Discharging current: 0.1~1.0a
Balance current: 1.5a/cell max
Max. Discharging power: 15w
Max. Charging power: ac 100w / dc 250w
Jenis batre yg didukung: life, lilon, lipo 1~6s, lihv 1-6s, pb 1-12s, nimh, cd 1-16s
Ukuran: 126x115x49mm
Berat: 460gr

4. Dasar Teori (kembali)

Tabel 7.1 mengulas hasil dasar dan menunjukkan kesamaan dalam pendekatan untuk sejumlah konfigurasi bias FET (Field Effect Transistor). Ini juga mengungkapkan bahwa analisis konfigurasi dc untuk FET adalah cukup mudah. Setelah karakteristik transfer ditetapkan, bias jaringan garis dapat ditarik dan titik-Q ditentukan di persimpangan transfer perangkat karakteristik dan kurva bias jaringan. Analisis yang tersisa hanyalah sebuah aplikasi hukum dasar analisis rangkaian.

5. Percobaan (kembali)

a) Prosedur (kembali)

Untuk membuat rangkaian ini, pertama, siapkan semua alat dan bahan yang bersangkutan, di ambil dari library proteus
Letakkan semua alat dan bahan sesuai dengan posisi dimana alat dan bahan terletak.
Tepatkan posisi letak nya dengan gambar rangkaian
Selanjutnya, hubungkan semua alat dan bahan menjadi suatu rangkaian yang utuh
Lalu mencoba menjalankan rangkaian , jika tidak terjadi error, maka motor akan bergerak yang berarti rangkaian bekerja

b) Rangkaian simulasi dan prinsip kerja (kembali)

Rangkaian 7.1

Saat tegangan pada gate (VG) lebih negatif dibandingkan source (VS), arus yang mengalir dari drain ke source (ID) akan berkurang.Tegangan pada drain (VD) diukur relatif terhadap ground dan dapat berubah sesuai dengan arus drain yang mengalir melalui RD.Jika VG lebih negatif, ID akan berkurang, menyebabkan penurunan tegangan pada RD berkurang, sehingga VD meningkat.Sebaliknya, jika VG lebih positif (lebih dekat ke ground), ID meningkat, penurunan tegangan pada RD meningkat, dan VD berkurang.

Rangkaian 7.2

Saat tegangan pada gate (VG) lebih negatif dibandingkan source (VS), arus yang mengalir dari drain ke source (ID) akan berkurang.Tegangan pada drain (VD) 10k diukur relatif terhadap ground dan dapat berubah sesuai dengan arus drain yang mengalir melalui (RD)10k .Jika VG lebih negatif, ID akan berkurang, menyebabkan penurunan tegangan pada (RD) 10k berkurang, sehingga VD meningkat.Sebaliknya, jika VG lebih positif (lebih dekat ke ground), ID meningkat, penurunan tegangan pada (RD) 10k meningkat, dan VD berkurang. Arus yang mengalir pada (RS) 10k adalah penambahan IRG + IRD

Rangkaian 7.3

Tegangan dari Vdd dibagi oleh R1 dan R2 sehingga menghasilkan tegangan tertentu di gerbang (VG). Tegangan ini menentukan kondisi operasi dari JFET.
Jika tegangan gate-source (VGS) cukup negatif, JFET akan berada dalam kondisi cut-off, dan arus drain (ID) akan sangat kecil atau nol.
Jika VGS berada dalam rentang tertentu, JFET akan berada dalam kondisi aktif, memungkinkan arus mengalir dari drain ke source
Arus yang mengalir melalui RD (ID) menyebabkan penurunan tegangan di RD, yang berarti tegangan drain (VD) akan berkurang.
Arus source (IS) adalah jumlah dari arus gate (IG) dan arus drain (ID), yang dinyatakan sebagai IS = IG + ID. Dalam JFET, arus gate (IG) biasanya sangat kecil sehingga IS ≈ ID.
Penurunan tegangan di RD akan meningkat, menyebabkan VD berkurang lebih banyak.
Arus yang mengalir melalui RS (R5) adalah jumlah dari arus gate dan arus drain, dan karena IG sangat kecil, arus tersebut praktis sama dengan arus drain (ID).

Rangkaian 7.4

Gate dari JFET terhubung langsung ke ground (massa), sehingga tegangan gate (VG) adalah 0 volt.Tegangan source (VS) ditentukan oleh penurunan tegangan pada resistor RS akibat aliran arus drain (ID) melalui RS. VS = ID * RS.Tegangan VGS adalah tegangan antara gate dan source, yang dalam hal ini VGS = VG - VS. Karena VG adalah 0 volt, maka VGS = -VS.Jika VGS (yang negatif) cukup untuk menempatkan JFET dalam kondisi aktif (region saturasi atau ohmik), maka arus drain (ID) akan mengalir dari drain ke source melalui JFET.
Arus ID menyebabkan penurunan tegangan pada RD, yang mengurangi tegangan di drain (VD). VD = Vdd - (ID * RD).Resistor RS membantu mengatur arus drain dengan menurunkan tegangan source, sehingga mempengaruhi VGS dan pada akhirnya mempengaruhi arus ID.Penurunan tegangan di RD akan lebih besar untuk arus ID tertentu, sehingga VD akan lebih rendah.

Rangkaian 7.5

Gate dari JFET terhubung langsung ke ground (massa), sehingga tegangan gate (VG) adalah 0 volt.Tegangan source (VS) ditentukan oleh penurunan tegangan pada resistor RS akibat aliran arus drain (ID) melalui RS. VS = ID * RS.Tegangan VGS adalah tegangan antara gate dan source, yang dalam hal ini VGS = VG - VS. Karena VG adalah 0 volt, maka VGS = -VS.Jika VGS (yang negatif) cukup untuk menempatkan JFET dalam kondisi aktif (region saturasi atau ohmik), maka arus drain (ID) akan mengalir dari drain ke source melalui JFET.

Rangkaian 7.6

Saat tegangan pada gate (VG) lebih negatif dibandingkan source (VS), arus yang mengalir dari drain ke source (ID) akan berkurang.Tegangan pada drain (VD) diukur relatif terhadap ground dan dapat berubah sesuai dengan arus drain yang mengalir melalui RD.Jika VG lebih negatif, ID akan berkurang, menyebabkan penurunan tegangan pada RD berkurang, sehingga VD meningkat.Sebaliknya, jika VG lebih positif (lebih dekat ke ground), ID meningkat, penurunan tegangan pada RD meningkat, dan VD berkurang.

Rangkaian 7.7

Arus IS menyebabkan penurunan tegangan pada RS, yang mengurangi tegangan di drain (VS). VS = Vdd - (IS * RS).Resistor RS membantu mengatur arus drain dengan menurunkan tegangan source, sehingga mempengaruhi VGS dan pada akhirnya mempengaruhi arus ID.Penurunan tegangan di RS akan lebih besar untuk arus IS tertentu, sehingga VS akan lebih rendah.

Rangkaian 7.8

Voltage-divider Bias adalah arus bias didapatkan dari tegangan di R₂ dari hubungan V_CC seri dengan R1 dan R₂ Konfigurasi voltage divider bias jika dianalisis secara tepat, sensitivitas terhadap perubahan beta cukup kecil. Jika parameter rangkaian dipilih dengan benar, level I_CQ dan V_CEQ yang dihasilkan dapat hampir sepenuhnya tidak bergantung pada beta. Titik Q didefinisikan oleh tingkat tetap I_CQ dan V_CEQ

Rangkaian 7.9

Collector feddback bias NJFET arus mengalir dari vdd ke RD dan RG lalu ke ground.Trasistor aktif ketika ada arus yang mengalir pada JFET yang nanti bisa mengalir dari power suplay ke RD dan ke RG

VGS = VDD

VGS = VDD - IR*RD

Rangkaian 7.10

c) Video simulasi (kembali)

Rangkaian 7.1

Rangkaian 7.2

Rangkaian 7.3

Rangkaian 7.4

Rangkaian 7.5

Rangkaian 7.6

Rangkaian 7.7

Rangkaian 7.8

Rangkaian 7.9

Rangkaian 7.10

6. Download file (kembali)

Download rangkaian 7.1 (klik disini)

Download rangkaian 7.2 (klik disini)

Download rangkaian 7.3 (klik disini)

Download rangkaian 7.4 (klik disini)

Download rangkaian 7.5 (klik disini)

Download rangkaian 7.6 (klik disini)

Download rangkaian 7.7 (klik disini)

Download rangkaian 7.8 (klik disini)

Download rangkaian 7.9 (klik disini)

Download rangkaian 7.10 (klik disini)

Vidio simulasi rangkaian 7.1 (klik disini)

Vidio simulasi rangkaian 7.2 (klik disini)

Vidio simulasi rangkaian 7.3 (klik disini)

Vidio simulasi rangkaian 7.4 (klik disini)

Vidio simulasi rangkaian 7.5 (klik disini)

Vidio simulasi rangkaian 7.6 (klik disini)

Vidio simulasi rangkaian 7.7 (klik disini)

Vidio simulasi rangkaian 7.8 (klik disini)

Vidio simulasi rangkaian 7.9 (klik disini)

Vidio simulasi rangkaian 7.10 (klik disini)

Kezzy Ari Fadilah

7.9 Summary Table

Tidak ada komentar:

Posting Komentar

Ic Regulator

Laporkan Penyalahgunaan